企业官网建设流程全解析

东莞外贸网站设计,自己建网站需要怎么做,wordpress带灯箱的主题,163邮箱注册申请注册本文针对序列串行发生需求#xff0c;以00011000为例#xff0c;基于 74 系列中规模芯片#xff0c;在 Multisim 中实现两种可直接使用的序列发生器方案#xff1a;移位寄存器型、计数器 数据选择器型#xff0c;均可以稳定输出目标串行序列。一、设计原理#xff1a;序…本文针对序列串行发生需求以00011000为例基于 74 系列中规模芯片在 Multisim 中实现两种可直接使用的序列发生器方案移位寄存器型、计数器 数据选择器型均可以稳定输出目标串行序列。一、设计原理序列发生的核心逻辑序列发生器的核心是按照固定顺序循环输出预设的二进制序列本次目标序列为000110008 位两种方案的核心逻辑分别是移位寄存器型利用移位寄存器的移位特性将目标序列预存在寄存器中通过时钟控制循环移位输出计数器 数据选择器型利用计数器的地址输出控制数据选择器按顺序输出预设序列核心器件及真值表1. 74HC1944 位双向移位寄存器本次用它的并行载入 循环移位功能实现序列的循环输出输入控制功能\(\overline{CLR}\)0异步清零所有输出置 0\(\overline{CLR}\)1\(S_1S_0\)11并行载入将\(D_0-D_3\)的输入载入到\(Q_0-Q_3\)\(\overline{CLR}\)1\(S_1S_0\)01右移位时钟上升沿时\(Q_0\leftarrow D_{SR}\)\(Q_1\leftarrow Q_0\)\(Q_2\leftarrow Q_1\)\(Q_3\leftarrow Q_2\)\(\overline{CLR}\)1\(S_1S_0\)00保持状态输出不变2. 74HC1614 位同步计数器本次用它的模 8 计数功能生成 8 个地址信号用于控制数据选择器输入控制功能\(\overline{CLR}\)0异步清零所有输出置 0\(\overline{CLR}\)1\(\overline{LOAD}\)0并行载入将\(D_0-D_3\)的输入载入到\(Q_0-Q_3\)\(\overline{CLR}\)1\(\overline{LOAD}\)1\(EN_PEN_T1\)同步计数时钟上升沿时\(Q_0-Q_3\)加 13. 74HC1518 选 1 数据选择器和之前的序列检测中功能一致根据地址选择输入的序列数据输出地址输入\(A_2A_1A_0\)输出 Y000\(D_0\)001\(D_1\)010\(D_2\)011\(D_3\)100\(D_4\)101\(D_5\)110\(D_6\)111\(D_7\)二、Multisim 电路实现方案 1移位寄存器型74HC194 级联1. 电路接线逻辑本次目标序列是 8 位所以使用两片 74HC194 级联实现 8 位移位寄存器第一片 74HC194低位对应序列的第 1-4 位0001\(\overline{CLR}\)1 脚接 5V禁止清零\(S_1S_0\)9、10 脚先接 11并行载入模式载入完成后改接 01右移位模式——S0一直是1S1先1后0\(D_0-D_3\)3-6 脚按序列低 4 位0001连接\(D_00\)接地、\(D_10\)接地、\(D_20\)接地、\(D_31\)接 5V\(D_{SR}\)7 脚接第二片的\(Q_0\)12 脚实现循环移位CLK2 脚接 1kHz 的时钟源数字时钟源TTL 电平\(Q_0-Q_3\)12-15 脚\(Q_3\)作为串行输出端的低位输出同时\(Q_3\)接第二片的\(D_{SL}\)8 脚第二片 74HC194高位对应序列的第 5-8 位1000\(\overline{CLR}\)1 脚接 5V禁止清零\(S_1S_0\)9、10 脚和第一片保持一致先 11 后 01\(D_0-D_3\)3-6 脚按序列高 4 位1000连接\(D_01\)接 5V、\(D_10\)接地、\(D_20\)接地、\(D_30\)接地\(D_{SL}\)8 脚接第一片的\(Q_3\)15 脚CLK2 脚和第一片接同一个 1kHz 时钟源同步移位\(Q_0-Q_3\)12-15 脚\(Q_0\)接第一片的\(D_{SR}\)7 脚\(Q_3\)作为串行输出端的高位输出2. 操作与验证先将两片 74HC194 的\(S_1S_0\)接 11给一个时钟上升沿完成并行载入此时两片的输出分别为0001低位和1000高位将\(S_1S_0\)改接 01之后每一个时钟上升沿序列会循环右移第 1 个时钟输出0第 1 位第 2 个时钟输出0第 2 位第 3 个时钟输出0第 3 位第 4 个时钟输出1第 4 位第 5 个时钟输出1第 5 位第 6 个时钟输出0第 6 位第 7 个时钟输出0第 7 位第 8 个时钟输出0第 8 位第 9 个时钟回到第 1 位循环输出可以在串行输出端接示波器观察到连续的00011000串行波形方案 2计数器 数据选择器型74HC16174HC1511. 电路接线逻辑74HC161模 8 计数器生成地址\(\overline{CLR}\)1 脚接 5V禁止清零\(\overline{LOAD}\)9 脚接 5V禁止并行载入\(EN_P、EN_T\)7、10 脚接 5V使能计数CLK2 脚接 1kHz 的时钟源数字时钟源TTL 电平\(Q_0-Q_3\)14-11 脚取\(Q_0-Q_2\)14、13、12 脚接 74HC151 的地址端\(A_0-A_2\)1、2、3 脚实现模 8 计数0-7 循环RCO15 脚悬空本次用不到进位输出74HC1518 选 1 数据选择器输出序列\(\overline{EN}\)7 脚接地使能选择器\(D_0-D_7\)11、10、9、6、5、4、13、12 脚按目标序列00011000依次连接\(D_00\)接地、\(D_10\)接地、\(D_20\)接地、\(D_31\)接 5V\(D_41\)接 5V、\(D_50\)接地、\(D_60\)接地、\(D_70\)接地Y5 脚作为串行序列的输出端可接示波器观察波形2. 操作与验证打开时钟源74HC161 会开始模 8 计数\(Q_0-Q_2\)依次输出000、001、010、011、100、101、110、111循环74HC151 会根据地址依次选择\(D_0-D_7\)输出最终在Y端得到串行序列00011000循环输出如果需要修改输出序列只需要修改\(D_0-D_7\)的接线即可扩展性强三、总结本次实现的两种序列发生器方案都可以在 Multisim 中稳定输出00011000序列移位寄存器型适合需要循环移位输出的场景电路的时序连贯性更好计数器 数据选择器型修改序列更灵活适合需要经常更换输出序列的场景