企业官网建设流程全解析

vs做网站开发,有人在相亲网站骗人做传销,加拿大pc网站搭建,高端ppt制作今天我们先尝试一下debug这是代码块示意图这是原代码always (*) beginif (cpu_overheated)shut_off_computer 1; end always (*) beginif (~arrived)keep_driving ~gas_tank_empty; end可以发现这个代码无法实现图片功能#xff0c;因此我们需要进行修改#xff0c;有两个l…今天我们先尝试一下debug这是代码块示意图这是原代码always (*) begin if (cpu_overheated) shut_off_computer 1; end always (*) begin if (~arrived) keep_driving ~gas_tank_empty; end可以发现这个代码无法实现图片功能因此我们需要进行修改有两个latch锁存器组合逻辑在任何情况下所有输出都必须被赋值。这通常意味着必须写else或者在always一开始给一个default 值eg1always (*) begin shut_off_computer 1b0; // 默认值 if (cpu_overheated) shut_off_computer 1b1; endcase1 case语句Verilog 中的case 语句在功能上几乎等价于一串if – else if – else用于将一个表达式与多个候选值进行比较。eg2module top_module ( input [2:0] sel, input [3:0] data0, input [3:0] data1, input [3:0] data2, input [3:0] data3, input [3:0] data4, input [3:0] data5, output reg [3:0] out );// always(*) begin // This is a combinational circuit out4b0; case(sel) 3b000:begin out data0; end 3b001:begin out data1; end 3b010:begin out data2; end 3b011:begin out data3; end 3b100:begin out data4; end 3b101:begin out data5; end endcase end endmodulecase2实现一个优先编码器优先编码器priority encoder是一种组合逻辑电路当输入一个比特向量bit vector时它会输出第一个为 1 的比特所在的位置module top_module ( input [3:0] in, output reg [1:0] pos ); always (*)begin pos2b0; case(in) 4b0000:begin pos 2d0; end 4b0001:begin pos 2d0; end 4b0011:begin pos 2d0; end 4b1001:begin pos 2d0; end 4b0101:begin pos 2d0; end 4b1101:begin pos 2d0; end 4b1011:begin pos 2d0; end 4b0111:begin pos 2d0; end 4b1111:begin pos 2d0; end 4b0010:begin pos 2d1; end 4b1010:begin pos 2d1; end 4b0110:begin pos 2d1; end 4b1110:begin pos 2d1; end 4b0100:begin pos 2d2; end 4b1100:begin pos 2d2; end 4b1000:begin pos 2d3; end endcase end endmodule用if语句更简单module top_module ( input [3:0] in, output reg [1:0] pos ); always (*) begin if (in[0]) pos 2d0; else if (in[1]) pos 2d1; else if (in[2]) pos 2d2; else if (in[3]) pos 2d3; else pos 2d0; // in 全 0 的情况必须有 end endmodulecasez支持高阻输入当成来处理module top_module ( input [7:0] in, output reg [2:0] pos ); always(*)begin pos 3b0; casez(in) 8b00000000:pos 3d0; 8bzzzzzz10:pos 3d1; 8bzzzzz100:pos 3d2; 8bzzzz1000:pos 3d3; 8bzzz10000:pos 3d4; 8bzz100000:pos 3d5; 8bz1000000:pos 3d6; 8b10000000:pos 3d7; endcase end endmodulecase3 游戏编辑器假设你正在为一个游戏设计电路用来处理PS/2 键盘传来的扫描码scancode,给定最近接收到的两个字节16 位的扫描码你需要判断是否有某个方向键被按下。扫描码与方向键的对应关系Scancode (16-bit)方向键16he06b左16he072下16he074右16he075上其他无module top_module ( input [15:0] scancode, output reg left, output reg down, output reg right, output reg up ); always(*)begin left 0; down 0; right 0; up 0; case(scancode) 16he06b:left 1b1; 16he072:down 1b1; 16he074:right 1b1; 16he075:up 1b1; endcase end endmodule