企业官网建设流程全解析

旅游网站ppt应做的内容,wordpress font awesome,windows安装wordpress,企业网站如何做推广第 1 章 计算机系统概论 关系#xff1a;性能 指令数 CPI 时钟周期#xff0c;响应时间与吞吐率成反比。MIPS和FLOPS关注速度#xff0c;存储容量和带宽关注数据传输能力。 计算机的基本组成#xff08;冯・诺依曼体系结构五大部件、现代以存储器为核心的结构#xff0…第 1 章 计算机系统概论关系性能 指令数 × CPI × 时钟周期响应时间与吞吐率成反比。MIPS和FLOPS关注速度存储容量和带宽关注数据传输能力。计算机的基本组成冯・诺依曼体系结构五大部件、现代以存储器为核心的结构冯・诺依曼体系结构的五大核心部件为运算器、控制器、存储器、输入设备、输出设备核心是 “存储程序”—— 程序和数据统一存于存储器控制器按地址顺序取出指令并控制执行运算器负责算术 / 逻辑运算输入 / 输出设备实现与外部的数据交互。现代计算机以存储器为核心优化结构CPU集成运算器与控制器、主存、I/O 设备通过系统总线直接连接I/O 设备可经 DMA 直接与主存交换数据无需占用 CPU解决了冯氏结构中以运算器为核心导致的效率瓶颈大幅提升整机并行工作能力。计算机系统层次结构硬件 / 软件层、指令系统层、微指令层计算机系统层次结构从下到上分为三层核心最底层是硬件层CPU、存储器、I/O 设备等物理部件是系统运行的物质基础中间是指令系统层机器指令集作为软硬件接口硬件执行指令软件通过指令控制硬件最上层是微指令层硬件内部的微指令将机器指令拆解为硬件可直接执行的微操作序列。层次间分工明确上层通过下层实现功能下层为上层提供支撑既保证硬件的高效执行又通过软件层拓展功能平衡了性能与灵活性。计算机体系结构与计算机组成的区别体系结构是 “程序员所见属性”组成是 “逻辑实现”计算机体系结构是程序员可见的属性聚焦 “做什么”—— 比如指令集RISC/CISC、寻址方式、数据表示、I/O 编址等是软硬件的接口规范决定系统核心功能与编程模型。计算机组成是逻辑实现细节聚焦 “怎么做”—— 比如 CPU 的流水线深度、Cache 的映射方式、控制器是硬布线还是微程序实现是体系结构的具体落地不影响程序员编程仅关乎性能、成本与功耗。简单说体系结构定 “规则”组成定 “实现”同一体系结构可有多种组成方案。核心性能指标主频、CPI、MIPS、FLOPS、存储容量、总线带宽、响应时间、吞吐率核心性能指标主频CPU时钟频率单位Hz决定指令执行速率CPI每条指令平均时钟周期数越小性能越好MIPS每秒百万条指令数衡量整数运算速度FLOPS每秒浮点操作次数衡量科学计算能力存储容量内存/硬盘大小单位Byte总线带宽数据传输速率单位MB/s或Gb/s响应时间从发出请求到得到响应的时间吞吐率单位时间内完成的请求/任务数量机器字长、指令字长、存储字长的定义及关系机器字长是 CPU 一次能处理的二进制数据位数如 32 位、64 位决定运算精度和寻址能力指令字长是一条指令的二进制位数分固定 / 可变长度由操作码 地址码长度决定存储字长是存储器一次读写的二进制位数与主存编址单位一致。关系机器字长通常与存储字长匹配方便 CPU 与主存高效传输数据指令字长可等于、小于或大于机器字长可变指令字长需按机器字长拆分 / 组合读取适配不同复杂度指令的存储需求。第 2 章 计算机的运算方法进制转换二 / 十 / 十六进制互转、基数乘除法、多项式展开法进制转换核心分两类方法一是多项式展开法其他进制转十进制将各数位按基数的幂次展开求和如二进制 1011×2²0×2¹1×2⁰5二是基数乘除法十进制转其他进制整数部分除基数取余逆序排列小数部分乘基数取整顺序排列。二 / 十六进制互转可简化二进制每 4 位对应 1 位十六进制如 1110E十六进制每位拆 4 位二进制。三者互转均以十进制为桥梁或利用二 - 十六进制直接映射是数制转换的核心逻辑。定点数的表示原码、补码、反码、移码的编码规则、表示范围定点数的四种表示均基于符号位0 正 1 负 数值位原码直接表示符号与数值反码是原码数值位取反正数不变补码是反码加 1正数不变移码是补码符号位取反仅用于阶码。表示范围以 n 位为例含 1 位符号位原码和反码对称-2ⁿ⁻¹1~2ⁿ⁻¹-1存在 0 和 - 0补码和移码范围一致-2ⁿ⁻¹~2ⁿ⁻¹-1无 - 0补码是计算机运算的核心表示。定点数的运算补码加减运算、溢出判断1 位 / 2 位符号位法、算术移位规则补码加减运算核心是 “加减统一为加法”减法转加负数补码按二进制加法计算。溢出判断用 1 位符号位结果符号位与两数符号位矛盾 最高位进位≠符号位进位或 2 位符号位结果两符号位不同。算术移位规则正数原 / 反 / 补码均右移补 0负数原码右移补 0反码右移补 1补码右移补 1保持符号不变。浮点数的表示IEEE 754 标准、阶码 / 尾数格式、规格化数、表示范围格式为 “符号位 阶码 尾数”单精度 32 位1 符 8 阶 23 尾双精度 64 位1 符 11 阶 52 尾。阶码用移码单精度偏置 127双精度 1023尾数隐含整数 1规格化数。规格化数要求尾数最高位为 1表示范围由阶码和尾数共同决定双精度比单精度精度更高、范围更广浮点数的运算对阶、尾数运算、规格化、舍入误差与精度问题核心步骤先对阶小阶向大阶看齐尾数右移再尾数加减 / 乘除后规格化左规 / 右规调整阶码与尾数最后舍入处理减少误差。精度问题源于尾数位数有限舍入和对阶会导致误差多次运算后误差可能累积。定点数乘法原码乘法、补码 Booth 算法原码乘法符号位单独计算异或数值位按二进制乘法累加部分积。补码 Booth 算法无需单独处理符号位通过判断相邻位变化生成加减操作逐位迭代计算适配补码直接运算效率高于原码乘法。定点数除法原码加减交替法符号位异或得结果符号数值位按 “加减交替” 迭代被除数减除数够减则商 1 并左移不够减则商 0 并左移重复至指定精度核心是用加减替代除法简化硬件实现。算术逻辑单元 ALU 的结构与功能结构核心是运算器含加法器、移位器、逻辑门 控制电路。功能是执行算术运算加减乘除、增减 1和逻辑运算与、或、非、异或接收操作数和控制信号输出运算结果及状态标志零标志、进位标志、溢出标志等是 CPU 的核心运算部件。第 3 章 系统总线总线的基本概念定义、总线连接的优势、与分散连接的区别总线是计算机系统中各部件CPU、存储器、I/O 设备等之间传输数据、地址和控制信号的公共传输线路是连接硬件部件的 “桥梁”。总线连接的核心优势的在于简化结构减少部件间的连线数量降低硬件设计复杂度和成本同时支持多部件共享传输通道便于系统扩展新增设备只需接入总线且维护和调试更便捷。与分散连接相比分散连接是各部件两两直接相连连线数量随部件增多呈指数增长不仅占用更多硬件资源还难以扩展新设备故障排查也更困难而总线连接通过公共线路实现集中传输大幅优化了系统的灵活性、扩展性和性价比是现代计算机的主流连接方式。总线的分类片内总线、系统总线数据 / 地址 / 控制总线、外部总线总线按连接范围和功能可分为三类一是片内总线位于 CPU 芯片内部连接 CPU 核心部件如运算器、控制器、寄存器传输距离最短、速率最高是芯片内部的数据传输通道二是系统总线连接计算机主机内部的核心部件CPU、主存、I/O 接口是主机系统的核心总线又细分为数据总线传输数据双向传输位宽与机器字长相关、地址总线传输内存或 I/O 设备的地址信息单向传输位宽决定寻址空间、控制总线传输控制信号和状态信号如读写控制、中断请求等协调各部件同步工作三是外部总线又称 I/O 总线连接主机与外部设备如打印机、硬盘、U 盘传输距离较长速率相对较低适配不同外部设备的通信需求实现主机与外设的数据交互。总线的特性与性能指标机械 / 电气 / 功能 / 时间特性、带宽、位宽、时钟频率总线的特性包括四大类机械特性定义总线的物理连接形式如插头插座的形状、引脚数量和排列保证硬件部件的物理兼容性电气特性规定信号的传输方向、电平标准如高电平代表 1、低电平代表 0和驱动能力避免信号干扰功能特性明确每根引脚的功能如地址线传输地址、数据线传输数据确保各部件按约定传输对应信号时间特性规范信号的时序关系如信号的发送和接收时机保证数据传输的同步性。核心性能指标有带宽单位时间内传输的数据量单位 MB/s 或 GB/s是总线传输能力的核心指标、位宽总线一次能传输的二进制位数如 32 位、64 位直接影响带宽、时钟频率总线的工作频率单位 MHz 或 GHz频率越高传输速率越快三者满足关系带宽 位宽 × 时钟频率 / 8单位为字节每秒。总线仲裁集中式仲裁链式查询、计数器定时查询、独立请求总线仲裁是解决多部件同时请求使用总线的冲突问题确保同一时间只有一个部件占用总线的控制机制集中式仲裁是将仲裁逻辑集中在一个专门的仲裁器中是最常用的仲裁方式包含三种类型一是链式查询仲裁器通过一根 “忙” 线和一根 “查询” 线控制按部件连接顺序依次查询是否有请求优先级由连接位置决定靠近仲裁器的部件优先级高优点是结构简单、成本低缺点是优先级固定低优先级部件可能长期等待二是计数器定时查询仲裁器通过计数器产生地址按地址顺序查询部件优先级可通过设定计数器起始值调整如循环起始地址实现优先级均等兼顾了结构简单和优先级灵活性三是独立请求每个部件都有独立的请求线和响应线仲裁器接收所有请求后按预设优先级如动态优先级选择一个部件授权优点是响应速度快、优先级调整灵活缺点是控制线数量多、结构相对复杂适用于高速总线系统。总线定时方式同步通信、异步通信、半同步通信的时序特点总线定时方式是协调总线上各部件数据传输的时序规则核心分为三类一是同步通信所有部件按统一的时钟信号同步工作时钟频率由总线最快部件决定优点是时序简单、传输速率稳定控制逻辑简单缺点是灵活性差若部件速度差异大会浪费总线资源低速部件拖慢整体速率二是异步通信无统一时钟通过 “请求 - 响应” 握手信号协调传输部件按自身速度发送和接收信号优点是灵活性高适配不同速度的部件如高速 CPU 与低速打印机无资源浪费缺点是控制逻辑复杂握手信号会增加传输延迟三是半同步通信结合前两者优势以同步时钟为基础同时保留异步握手信号既保证了高速传输的稳定性又能适配部分低速部件避免了纯同步的资源浪费和纯异步的复杂逻辑是兼顾速率和灵活性的常用方式。常见总线标准PCI、USB、AGP 的核心特性常见总线标准各有适配场景核心特性如下PCI 总线Peripheral Component Interconnect是早期主流的系统总线位宽 32/64 位时钟频率 33/66MHz支持即插即用PnP和总线主控设备可直接控制总线传输适配显卡、声卡、网卡等内部扩展设备兼容性强曾广泛用于台式机和服务器USB 总线Universal Serial Bus是外部总线标准支持热插拔无需关机即可插拔设备和即插即用按版本分为 USB1.112Mbps、USB2.0480Mbps、USB3.05Gbps等传输距离适中约 5 米可连接鼠标、键盘、U 盘、打印机等多种外部设备通用性极强是目前最普及的外部总线AGP 总线Accelerated Graphics Port是专门为显卡设计的高速总线位宽 32 位时钟频率 66/133MHz支持直接内存访问DMA和流水线操作大幅提升显卡与主存的数据传输速率解决了早期 PCI 总线带宽不足导致的图形处理瓶颈虽已逐渐被 PCI-E 替代但在早期图形性能提升中发挥了关键作用。第 4 章 存储器存储器的分类SRAM/DRAM、Cache / 主存 / 辅存、ROM/PROM/EPROM/EEPROM存储器按不同维度可分为三类核心类型按存储介质和读写特性分为 SRAM静态随机存取存储器和 DRAM动态随机存取存储器——SRAM 靠触发器存储数据速度快、功耗高、成本高常用于 CacheDRAM 靠电容存储数据需定期刷新速度较慢、功耗低、容量大是主存的核心。按存储层次和作用分为 Cache高速缓冲存储器、主存内存和辅存外存——Cache 介于 CPU 和主存之间用于缓解速度差主存是 CPU 直接访问的存储区域存放运行中的程序和数据辅存用于长期存储大量数据如硬盘、U 盘。按只读 / 可写特性分为 ROM只读存储器出厂固化数据断电不丢失、PROM可编程 ROM仅能编程一次、EPROM可擦除可编程 ROM需紫外线擦除后重写、EEPROM电可擦除可编程 ROM通电即可擦写无需专用设备灵活性更高。存储系统的层次结构Cache - 主存层次、主存 - 辅存层次的作用存储系统的层次结构是为解决 “速度、容量、成本” 的矛盾按速度从快到慢、容量从小到大、成本从高到低构建的三级结构核心是前两层Cache - 主存层次聚焦 “速度匹配”——CPU 运算速度远高于主存访问速度Cache 缓存 CPU 近期高频访问的数据和指令CPU 优先访问 Cache命中时无需等待主存未命中再访问主存并更新 Cache大幅减少 CPU 等待时间提升整机运算效率。主存 - 辅存层次聚焦 “容量扩展”—— 主存容量有限且成本高无法存储大量长期不用的程序和数据辅存如硬盘、SSD容量大、成本低通过虚拟内存技术将部分辅存空间映射为主存地址当主存空间不足时将暂时不用的数据调入辅存需要时再调回主存实现 “大容量存储” 与 “低成本” 的平衡让用户无需关注实际主存容量即可运行大型程序。主存储器存储芯片扩展位扩展 / 字扩展 / 字位扩展、编址方式主存储器内存由存储芯片组成需通过扩展适配系统容量和位宽需求位扩展用于增加存储字长如 2 片 8 位芯片扩展为 16 位芯片地址线、控制线并联数据线串联保持存储单元数量不变字扩展用于增加存储单元数量如 2 片 1KB 芯片扩展为 2KB芯片数据线、控制线并联地址线部分串联保持存储字长不变字位扩展同时增加容量和字长如 4 片 8 位 1KB 芯片扩展为 16 位 2KB结合前两种扩展逻辑地址线、数据线分路控制。编址方式是主存单元的寻址规则核心有字节编址最常用每个字节占一个地址如 32 位机器的一个字占 4 个连续地址和字编址每个字占一个地址地址间隔为字长字节数编址方式决定了主存的寻址范围和数据访问效率字节编址因兼容性强、适配不同长度数据被现代计算机广泛采用。Cache工作原理、局部性原理、映射方式直接 / 全相联 / 组相联、替换算法LRU/FIFO、写策略写直达 / 写回Cache 是介于 CPU 和主存之间的高速缓存工作原理基于 “局部性原理”——CPU 访问数据和指令时近期会高频访问同一区域空间局部性或连续区域时间局部性Cache 缓存这些高频数据缩短访问延迟。映射方式决定主存块如何存入 Cache直接映射将主存块固定映射到 Cache 特定块结构简单、速度快但冲突率高全相联映射允许主存块存入 Cache 任意块冲突率低但查找复杂、速度慢组相联映射结合两者将 Cache 分组主存块映射到指定组内任意块平衡冲突率和查找效率。替换算法用于 Cache 满时选择替换块LRU最近最少使用替换最长时间未被访问的块命中率高FIFO先进先出按存入顺序替换结构简单、成本低。写策略处理 Cache 与主存数据一致性写直达是写入 Cache 时同步写入主存一致性好但速度慢写回是仅写入 Cache替换时再写回主存速度快但需设置脏位标记避免数据丢失。虚拟内存页式 / 段式 / 段页式管理、地址转换页表、TLB、缺页中断虚拟内存是将主存和辅存结合为用户提供 “大容量、高速度” 逻辑内存的技术核心管理方式有三种页式管理将逻辑地址和物理地址均划分为固定大小的 “页”按页调度数据结构简单、碎片少但缺乏逻辑独立性段式管理按程序逻辑结构如函数、数据段划分为 “段”段长不固定逻辑独立性强、便于共享但碎片多段页式管理结合两者先分段再分页兼顾逻辑独立性和低碎片率是现代 OS 的主流选择。地址转换是将用户逻辑地址转为物理地址通过页表或段表、段页表记录映射关系CPU 访问时先查页表若存在映射则直接访问物理地址若未找到缺页则触发缺页中断OS 将对应页从辅存调入主存更新页表后再继续访问。TLB快表是页表的高速缓存存储近期高频访问的页表项减少页表查找时间提升地址转换效率。外存储器硬盘结构、磁道 / 扇区 / 柱面、磁盘调度算法、SSD 与 HDD 的区别外存储器用于长期存储大量数据核心设备是硬盘HDD和固态硬盘SSDHDD 是机械硬盘结构包括盘片、磁头、电机盘片表面划分为多个同心圆磁道每个磁道又分为多个扇区数据存储基本单位多个盘片的同一磁道构成柱面寻址时先定位柱面。磁盘调度算法用于优化磁头移动路径减少寻道时间FCFS先来先服务按请求顺序处理简单但效率低SSTF最短寻道时间优先优先处理最近的请求效率较高但可能导致饥饿SCAN电梯算法按磁道顺序双向移动兼顾效率和公平性C-SCAN循环扫描单向移动避免两端等待时间过长。SSD 是基于闪存芯片的固态硬盘无机械部件与 HDD 相比优势是读写速度快、抗震性强、功耗低、噪音小缺点是成本高、寿命有限闪存擦写次数固定HDD 则成本低、容量大、寿命长适合大容量冷数据存储两者互补构成现代外存系统。存储器带宽的计算存储器带宽是单位时间内存储器能传输的数据总量是衡量存储器传输能力的核心指标单位通常为 MB/s兆字节每秒或 GB/s吉字节每秒。核心计算逻辑基于 “位宽、时钟频率、传输周期” 三个关键参数基础公式为带宽 存储位宽 × 时钟频率 / 8除以 8 是将比特转换为字节。实际场景中需结合存储器类型调整若为 DDR双倍数据率内存时钟周期内可传输 2 次数据公式需补充 ×2即带宽 位宽 × 时钟频率 × 2 / 8若为多通道内存如双通道、四通道需再乘以通道数例如双通道 DDR4 内存位宽 64 位时钟频率 2666MHz带宽 64 × 2666 × 2 × 2 / 8 34.18GB/s。此外带宽也可通过 “数据量 / 传输时间” 计算如传输 1GB 数据耗时 0.1 秒带宽 10GB/s实际应用中需考虑存储控制器、总线带宽等瓶颈计算结果为理论最大值实际带宽略低。第 5 章 输入输出系统I/O 设备的编址方式统一编址、独立编址的区别与实现I/O 设备编址是为主存和 I/O 设备分配地址方便 CPU 识别访问核心分为两种方式统一编址存储器映射编址将 I/O 设备的端口地址纳入主存地址空间与主存单元共用同一地址范围CPU 无需专门的 I/O 指令通过普通访存指令如读 / 写指令即可访问 I/O 设备。实现上需划分部分主存地址给 I/O 端口优点是指令系统简单、无需额外 I/O 控制逻辑缺点是占用主存地址空间可能缩小可用内存范围。独立编址I/O 映射编址为 I/O 设备分配独立的地址空间与主存地址空间分离CPU 需通过专门的 I/O 指令如 IN/OUT 指令访问 I/O 设备。实现上需单独的 I/O 地址译码电路和控制信号优点是不占用主存地址主存与 I/O 地址空间界限清晰缺点是指令系统复杂需额外设计 I/O 指令及控制逻辑。现代计算机多采用统一编址兼顾指令简洁性和硬件实现复杂度。I/O 控制方式程序查询、中断控制、DMA、通道的原理与对比I/O 控制方式用于协调 CPU 与 I/O 设备的数据传输核心有四种程序查询方式由 CPU 主动循环查询 I/O 设备状态就绪后再传输数据原理简单、硬件成本低但 CPU 利用率极低需全程等待适用于低速简单设备如 LED 灯。中断控制方式中I/O 设备就绪后主动向 CPU 发中断请求CPU 暂停当前任务处理中断传输完成后返回原任务CPU 利用率大幅提升无需持续等待是中低速设备如键盘、打印机的主流方式。DMA直接内存访问方式通过 DMA 控制器直接连接 I/O 设备与主存无需 CPU 介入设备与主存直接交换数据CPU 可并行执行其他任务传输速率极高适用于高速大数据量设备如硬盘、显卡。通道方式是独立于 CPU 的专用 I/O 控制器可自主执行通道程序管理多个 I/O 设备的传输进一步解放 CPU适用于大型机或多设备并行场景。对比来看从 CPU 利用率和传输效率排序通道DMA中断控制程序查询从硬件复杂度排序则相反。中断系统中断分类、中断响应过程、中断向量表、中断屏蔽中断系统是 CPU 处理 I/O 设备或异常事件的核心机制中断分类按来源可分为硬件中断I/O 设备触发如键盘中断和软件中断程序主动触发如系统调用、异常按优先级可分为可屏蔽中断可通过屏蔽字关闭和非屏蔽中断如电源故障不可关闭优先级最高。中断响应过程需遵循固定流程CPU 在指令周期末尾检测中断请求若有合法请求且未被屏蔽会保存断点程序计数器、状态寄存器值、关中断然后转入中断处理程序。中断向量表是存储中断处理程序入口地址的专用存储区每个中断对应唯一向量号CPU 通过向量号查找对应入口地址快速跳转处理大幅缩短中断响应时间。中断屏蔽通过中断屏蔽字实现CPU 可通过设置屏蔽字关闭指定优先级的中断避免低优先级中断打断高优先级任务或在关键任务执行期间暂时屏蔽所有可屏蔽中断保证任务连续执行提升系统稳定性。DMA 控制器的工作原理与优势不占用 CPU、直接与主存交换数据DMA 控制器是实现 I/O 设备与主存直接数据传输的专用硬件工作原理分为三个阶段首先CPU 向 DMA 控制器发送传输请求如硬盘读数据指定传输方向、主存地址、设备地址和传输长度随后DMA 控制器向 CPU 申请总线控制权获得授权后脱离 CPU 独立控制 I/O 设备与主存的数据传输按指定参数逐字节或逐块交换数据最后传输完成后DMA 控制器释放总线向 CPU 发中断请求告知传输结束CPU 可后续处理数据如解析硬盘数据。核心优势在于彻底不占用 CPU 资源数据传输过程中 CPU 可并行执行运算、程序等任务解决了 CPU 介入导致的传输瓶颈同时DMA 直接连接总线传输路径短速率远高于 CPU 介导的传输尤其适合硬盘、显卡等高速设备的大数据量传输如视频渲染、文件拷贝是现代计算机提升 I/O 性能的关键技术I/O 接口的功能与组成数据线、状态线、命令线、设备选择线I/O 接口是连接 CPU通过系统总线与 I/O 设备的中间桥梁核心功能包括数据缓冲缓解 CPU 与设备的速度差异暂存传输数据、信号转换将 CPU 的数字信号转换为设备可识别的模拟信号或反之、设备选择识别 CPU 指定的目标设备、控制逻辑解析 CPU 命令协调设备与总线的交互。硬件组成核心包括四类信号线数据线用于传输 CPU 与设备之间的数据双向传输位宽与系统总线一致状态线用于设备向 CPU 反馈工作状态如设备就绪、传输完成、出错等命令线用于 CPU 向设备发送控制命令如读 / 写命令、启动 / 停止命令设备选择线用于 CPU 指定要访问的设备通过地址译码逻辑识别设备地址仅目标设备响应。此外接口还包含数据寄存器暂存数据、状态寄存器存储设备状态、命令寄存器存储 CPU 命令等确保 CPU 与设备的可靠通信适配不同设备的接口特性。总线与 I/O 设备的连接系统总线与 I/O 接口的交互机制总线与 I/O 设备的连接需通过 I/O 接口作为中介核心交互机制围绕系统总线数据总线、地址总线、控制总线展开首先CPU 通过地址总线向 I/O 接口发送设备地址和端口地址接口内的地址译码逻辑识别自身是否为目标设备若匹配则准备响应随后CPU 通过控制总线发送控制信号如读 / 写控制、中断允许信号接口解析信号后向 I/O 设备传递对应命令数据传输阶段若为读操作设备将数据送入接口的数据寄存器再通过数据总线传输至 CPU 或主存若为写操作CPU 将数据通过数据总线送入接口寄存器再由接口转发至设备。交互过程中I/O 接口还会通过状态线向 CPU 反馈设备状态如就绪、忙必要时通过控制总线向 CPU 发中断请求。这种连接方式的优势是所有 I/O 设备通过统一总线接入系统无需与 CPU 直接连接简化了硬件结构便于设备扩展新增设备只需接入总线并配置接口同时通过总线仲裁机制避免多设备访问冲突保证交互的有序性。第 6 章 中央处理器CPUCPU 的功能与基本结构运算器ALU、通用寄存器、控制器CU、IR、PC、MAR、MDRCPU 是计算机的核心核心功能是执行程序指令实现算术逻辑运算、数据存储与传输、系统控制协调。基本结构分为运算器和控制器运算器ALU 为核心负责算术运算加减乘除和逻辑运算与或非异或搭配通用寄存器暂存操作数和运算结果减少主存访问延迟控制器CU 为核心是 “指挥中心”通过 IR指令寄存器存储当前执行指令PC程序计数器指向_next_指令地址MAR存储器地址寄存器传递访存地址MDR存储器数据寄存器暂存访存数据协调 CPU 各部件按时序执行指令。两者协同工作确保指令执行的有序性和高效性。指令执行过程取指、译码、执行、访存、写回的完整流程指令执行遵循 “指令周期” 流程核心五步闭环第一步取指PC 给出指令地址经 MAR 访问主存将指令读出存入 IRPC 自动递增指向_next_指令第二步译码CU 解析 IR 中的操作码确定指令类型如加法、访存并识别地址码对应的操作数来源寄存器 / 主存第三步执行CU 控制运算器或相关部件完成操作算术逻辑运算由 ALU 执行寄存器操作直接在寄存器组内完成第四步访存若指令需读写数据如加载 / 存储指令通过 MAR 和 MDR 与主存交互读取或写入数据第五步写回将执行结果写入目标寄存器或主存完成指令执行。现代 CPU 通过流水线并行执行多步流程提升效率。控制器的设计硬布线控制器 vs 微程序控制器的原理与区别控制器有两种核心设计方案硬布线控制器通过组合逻辑电路与门、或门等直接生成控制信号控制信号的产生与指令执行步骤同步优点是速度快、延迟低适合 RISC 架构指令系统简单缺点是设计复杂修改指令系统需重新设计电路微程序控制器将控制信号编码为微指令存储在控制存储器中执行指令时先读取对应微程序按微指令序列生成控制信号优点是设计灵活修改或扩展指令系统只需更新微程序适配 CISC 架构指令复杂缺点是增加了微程序解释开销速度略低于硬布线控制器。两者核心区别在于控制信号的生成方式分别适配不同指令系统需求。指令流水线流水线原理、吞吐率 / 加速比计算、冲突类型结构 / 数据 / 控制冒险及解决方法指令流水线是 “并行化执行” 技术原理是将指令周期拆分为多个子阶段如取指、译码、执行、访存、写回多个指令在不同阶段并行处理提升吞吐量。核心性能指标吞吐率是单位时间执行的指令数加速比是流水线与串行执行的速度比理想加速比≈流水线级数。三类冲突影响效率结构冒险硬件资源竞争如访存与取指冲突解决方法是增加资源如分离指令 / 数据 Cache数据冒险指令间数据依赖如前指令结果未写回后指令已读取解决方法是数据旁路、延迟槽控制冒险分支指令导致 PC 跳转不确定解决方法是分支预测、分支延迟槽。流水线通过优化冲突处理最大化并行执行效率。现代 CPU 特性超标量、超流水线、乱序执行、多核与超线程技术现代 CPU 通过多项技术提升性能超标量技术在一个时钟周期内发射多条指令搭配多个执行单元并行处理突破单指令 / 周期的限制超流水线将指令周期拆分为更多子阶段如 10 级以上提升时钟频率单位时间内完成更多指令乱序执行打破指令顺序按数据依赖关系动态调度指令执行顺序充分利用执行单元多核技术将多个 CPU 核心集成在一块芯片上并行执行多个线程提升多任务处理能力超线程技术SMT让单个核心模拟两个逻辑核心共享执行单元提升单核心利用率。这些技术从并行度、频率、资源利用率多维度优化适配复杂应用场景。寄存器组通用寄存器、状态寄存器、指令寄存器的作用寄存器组是 CPU 内部高速存储单元按功能分为三类通用寄存器可灵活存储操作数、运算结果或地址无需频繁访问主存是提升指令执行速度的关键如 x86 架构的 EAX、EBX 寄存器状态寄存器程序状态字 PSW存储 CPU 运行状态和指令执行结果标志如零标志结果为 0、进位标志算术溢出、溢出标志运算超范围为条件跳转指令提供判断依据指令寄存器IR专门存储当前正在执行的指令供 CU 译码分析确保控制器能准确生成控制信号是指令执行的 “桥梁”。寄存器组的访问速度远高于主存其设计与使用直接影响 CPU 的整体性能。第 7 章 指令系统指令格式操作码设计固定长度 / 可变长度、地址码结构零 / 一 / 二 / 三地址指令指令格式是指令的二进制编码结构核心由操作码和地址码组成。操作码设计分固定长度和可变长度固定长度操作码如 4 位编码简单、译码速度快但指令数量有限最多 16 条可变长度操作码如短码 2 位 长码 4 位可扩展指令数量短码对应高频指令长码对应低频指令兼顾效率与扩展性但译码逻辑更复杂。地址码结构按地址数分为零地址指令无地址码如停机指令、一地址指令仅目标地址如自增指令、二地址指令源地址 目标地址如加法指令、三地址指令两个源地址 目标地址如乘法指令。地址码位数决定寻址范围地址数越多指令功能越丰富但指令字长越长占用存储资源越多现代计算机多采用二地址指令平衡功能与存储效率。寻址方式立即寻址、直接寻址、间接寻址、寄存器寻址、基址寻址、变址寻址的区别寻址方式是指令获取操作数的方式核心区别在于操作数地址的生成逻辑立即寻址的操作数直接包含在指令中无需访存速度最快但操作数范围有限直接寻址的地址码是操作数在主存的物理地址直接访存即可获取逻辑简单但寻址范围受地址码位数限制间接寻址的地址码是操作数地址的地址需两次访存寻址范围广但速度慢寄存器寻址的操作数存于 CPU 寄存器访问速度极快无需访存是高频使用的寻址方式基址寻址以基址寄存器内容为基准加地址码偏移量生成地址适合程序重定位变址寻址以变址寄存器内容为偏移量加基地址生成地址适合数组等连续数据访问。不同寻址方式适配不同场景平衡速度、寻址范围和灵活性。RISC 与 CISC 的核心区别指令系统复杂度、流水线支持、寻址方式多少RISC精简指令集计算机与 CISC复杂指令集计算机的核心区别集中在三点指令系统复杂度上RISC 指令数量少几十条、格式统一、功能简单仅保留高频基础指令复杂操作由多条指令组合实现CISC 指令数量多几百条、格式多样、功能复杂支持单指令完成复杂操作如字符串处理。流水线支持上RISC 指令长度固定、执行周期一致极易实现流水线并行效率高CISC 指令执行周期差异大流水线冲突多难以高效优化。寻址方式上RISC 寻址方式少仅支持寄存器、立即、直接寻址减少访存次数CISC 寻址方式丰富含间接、基址、变址等多种适配复杂数据访问但增加了硬件复杂度。现代 CPU 多采用 RISC 架构如 ARM、MIPS兼顾性能与功耗CISC 架构如 x86则通过硬件翻译兼容传统指令。指令的操作类型数据传输、算术逻辑操作、移位操作、控制指令指令的操作类型按功能可分为四类核心数据传输类指令负责数据在寄存器、主存、I/O 设备间的传输如 MOV寄存器间传输、LOAD主存读入寄存器、STORE寄存器写入主存是最基础、使用最频繁的指令算术逻辑操作类指令执行算术运算加减乘除、增减 1和逻辑运算与、或、非、异或、比较由 ALU 实现是数据处理的核心指令移位操作类指令对操作数进行算术移位或逻辑移位左移、右移用于数据缩放、位运算等场景控制指令用于控制程序执行流程如跳转指令无条件跳转、条件跳转、调用 / 返回指令函数调用与返回、停机 / 复位指令是实现程序分支、循环、函数调用的关键。四类指令覆盖程序执行的所有核心需求指令系统的设计需兼顾各类操作的效率与兼容性。