企业官网建设流程全解析

省建设厅网站安徽,wordpress相关,微信搭建小程序需要多少费用,昆明建设咨询监理有限公司网站[微机原理与系统设计-从入门到入土] 输入输出IO 知乎#xff1a;https://www.zhihu.com/people/byzh_rc CSDN#xff1a;https://blog.csdn.net/qq_54636039 注#xff1a;本文仅对所述内容做了框架性引导#xff0c;具体细节可查询其余相关资料or源码 参考文章#x…[微机原理与系统设计-从入门到入土] 输入输出IO知乎https://www.zhihu.com/people/byzh_rcCSDNhttps://blog.csdn.net/qq_54636039注本文仅对所述内容做了框架性引导具体细节可查询其余相关资料or源码参考文章各方资料文章目录[微机原理与系统设计-从入门到入土] 输入输出IO芯片回顾I/O 接口常用 I/O 接口芯片I/O 端口I/O 端口编址方式1.独立编址2.统一编址I/O 地址线分配1.地址线分配2.物理地址范围对比I/O 相关的系统总线I/O 数据传送工作方式1.无条件传送方式同步传送方式2.有条件传送方式异步传送方式/程序查询式3.I/O 中断方式4.DMA 工作方式直接存储器访问方式芯片回顾最小系统中M / I O ‾ o r I O / M ‾ M/\overline{IO}~or~IO/\overline{M}M/IOorIO/M和W R ‾ \overline{WR}WR和R D ‾ \overline{RD}RD要参与芯片的C S ‾ \overline{CS}CS最大系统中I O W ‾ \overline{IOW}IOW和I O R ‾ \overline{IOR}IOR要参与芯片的C S ‾ \overline{CS}CSI/O 接口CPU 对不同部件的访问方式存在差异内存访问直接通过地址线寻址访问外设访问必须通过I/O接口电路间接访问I/O接口是 CPU 与外设之间的桥梁- 负责协调两者的速度差异、信号类型差异等常用 I/O 接口芯片I/O 接口功能通过专用接口芯片实现中断控制器 8259A管理外部中断请求协调 CPU 响应优先级定时计数器 8253实现定时触发、脉冲计数等功能并行接口芯片 8255A提供并行数据传输通道适配打印机等并行外设I/O 端口基本定义:I/O 端口I/O 接口内部的寄存器接口与端口的关系一个 I/O 接口包含多个 I/O 端口每个端口对应唯一的地址单元即 I/O 接口有多少个端口至少占用多少个地址资源芯片端口数量:8259A占用 2 个 I/O 端口8253占用 4 个 I/O 端口(COUNTA, COUNTB, COUNTC, COUNTD)8255A占用 4 个 I/O 端口(PA口, PB口, PC口, 控制端口)I/O 端口编址方式CPU 如何区分 I/O 端口和内存单元的地址1.独立编址核心逻辑I/O 端口与 内存 采用独立的地址空间地址范围互不重叠区分访问设备:8086:M / I O ‾ M/\overline{IO}M/IO8088:I O / M ‾ IO/\overline{M}IO/M2.统一编址核心逻辑将 I/O 端口地址纳入内存地址空间I/O 端口与内存单元共用同一套地址编码特点无需专用的 I/O 访问控制信号可使用内存访问指令操作 I/O 端口但会占用部分内存地址空间I/O 地址线分配不同处理器/系统分配给 I/O 端口的地址线数量不同直接决定了 I/O 地址空间大小1.地址线分配8086/8088 处理器分配16 根地址线A 0 ∼ A 15 A_0 \sim A_{15}A0​∼A15​用于 I/O 寻址PC/XT 系统分配10 根地址线A 0 ∼ A 9 A_0 \sim A_9A0​∼A9​用于 I/O 寻址2.物理地址范围对比访问对象处理器/系统地址线范围地址空间大小Memory内存8086/8088A 0 ∼ A 19 A_0 \sim A_{19}A0​∼A19​1MB2 20 2^{20}220I/O 端口8086/8088A 0 ∼ A 15 A_0 \sim A_{15}A0​∼A15​64KB2 16 2^{16}216I/O 端口PC/XTA 0 ∼ A 9 \mathbf{A_0 \sim A_{9}}A0​∼A9​1KB2 10 2^{10}210I/O 相关的系统总线系统类型I/O 相关系统总线组成8086 最小系统A 15 ∼ A 0 , D 15 ∼ D 8 , D 7 ∼ D 0 , B H E ‾ , M / I O ‾ , R D ‾ , W R ‾ A_{\textbf{15}} \sim A_{0},D_{15} \sim D_{8},D_{7} \sim D_{0},\overline{BHE},M/\overline{IO},\overline{RD},\overline{WR}A15​∼A0​,D15​∼D8​,D7​∼D0​,BHE,M/IO,RD,WR8086 最大系统A 15 ∼ A 0 , D 15 ∼ D 8 , D 7 ∼ D 0 , B H E ‾ , I O R ‾ , I O W ‾ A_{\textbf{15}} \sim A_{0},D_{15} \sim D_{8},D_{7} \sim D_{0},\overline{BHE},\overline{IOR},\overline{IOW}A15​∼A0​,D15​∼D8​,D7​∼D0​,BHE,IOR,IOW8088 最小系统A 15 ∼ A 0 , D 7 ∼ D 0 , I O / M ‾ , R D ‾ , W R ‾ A_{\textbf{15}} \sim A_{0},D_{7} \sim D_{0},IO/\overline{M},\overline{RD},\overline{WR}A15​∼A0​,D7​∼D0​,IO/M,RD,WR8088 最大系统A 15 ∼ A 0 , D 7 ∼ D 0 , I O R ‾ , I O W ‾ A_{\textbf{15}} \sim A_{0},D_{7} \sim D_{0},\overline{IOR},\overline{IOW}A15​∼A0​,D7​∼D0​,IOR,IOWPC/XT 系统A 9 ∼ A 0 , D 7 ∼ D 0 , I O R ‾ , I O W ‾ , A E N A_{\textbf{9}} \sim A_{0},D_{7} \sim D_{0},\overline{IOR},\overline{IOW},AENA9​∼A0​,D7​∼D0​,IOR,IOW,AENPC/XT 系统中A E N AENAEN信号需参与地址锁存器的使能端CP控制当 AEN0 时CPU 控制总线地址锁存器正常工作锁存CPU 输出的 I/O 地址或内存地址(CP在非上升沿保持)当 AEN1 时系统处于 DMA 操作状态DMA 控制器控制总线地址锁存器响应 DMA 控制器输出的地址信号(CP在上升沿更新)I/O 数据传送工作方式1.无条件传送方式同步传送方式核心逻辑默认外设始终处于就绪状态CPU 无需查询外设状态直接进行数据读写适用场景外设状态固定或可严格同步的场景如 LED 指示灯控制2.有条件传送方式异步传送方式/程序查询式核心逻辑CPU 先查询外设状态端口确认外设就绪或空闲后再进行数据传送特点可靠性高但 CPU 需持续查询等待占用大量 CPU 时间传输效率低串行工作适用场景外设速度较慢、对传输效率要求不高的场景3.I/O 中断方式核心逻辑CPU 正常执行主程序当外设就绪后主动向 CPU 发出中断请求CPU 响应中断后暂停主程序转去执行中断服务程序完成数据传送传送结束后返回主程序特点CPU 无需持续等待可在等待期间执行其他任务实现CPU 与外设并行工作传输效率显著提升适用场景大多数中低速外设如键盘、打印机4.DMA 工作方式直接存储器访问方式核心逻辑通过 DMA 控制器如 8237接管总线控制权数据无需经过 CPU直接在主存与 I/O 设备之间成块传送特点传输速度最快无 CPU 中转延迟适合大量数据高速传输适用场景高速外设如硬盘、光驱的大批量数据传输