企业官网建设流程全解析

用dw做的网站能用吗,推广平台赚钱,wordpress仿站标签,去哪儿网站做宣传多少钱[微机原理与系统设计-从入门到入土] 存储器Memory 知乎#xff1a;https://www.zhihu.com/people/byzh_rc CSDN#xff1a;https://blog.csdn.net/qq_54636039 注#xff1a;本文仅对所述内容做了框架性引导#xff0c;具体细节可查询其余相关资料or源码 参考文章…[微机原理与系统设计-从入门到入土] 存储器Memory知乎https://www.zhihu.com/people/byzh_rcCSDNhttps://blog.csdn.net/qq_54636039注本文仅对所述内容做了框架性引导具体细节可查询其余相关资料or源码参考文章各方资料文章目录[微机原理与系统设计-从入门到入土] 存储器Memory芯片回顾基础概念常用存储芯片存储器扩展技术1.位扩展字长扩展2.字节扩展字数扩展片选译码方式1. 全地址译码2. 部分地址译码3. 常用译码电路8086系统存储器存储器自检芯片回顾最小系统中M / I O ‾ o r I O / M ‾ M/\overline{IO}~or~IO/\overline{M}M/IOorIO/M和W R ‾ \overline{WR}WR和R D ‾ \overline{RD}RD要参与芯片的C S ‾ \overline{CS}CS最大系统中M E M W ‾ \overline{MEMW}MEMW和M E M R ‾ \overline{MEMR}MEMR要参与芯片的C S ‾ \overline{CS}CS基础概念存储容量:存储容量 字数N × 字长M \text{存储容量} \text{字数N} \times \text{字长M}存储容量字数N×字长M字数N决定存储单元的数量字长M决定每个存储单元的位数单位换算:1 K B 100 0000 0000 B 400 H 32 K B 1000 0000 0000 0000 B 8000 H 1KB100~0000~0000B400H \\ 32KB1000~0000~0000~0000B8000H1KB10000000000B400H32KB1000000000000000B8000H功能划分:低位地址线用于片内寻址确定芯片内部具体存储单元高位地址线用于片选寻址选择需要访问的存储芯片常用存储芯片地址线的根数可由容量推得数据线的根数可由容量推得芯片型号容量地址线数据线芯片类型片选读写62648K×8bA 0 ∼ A 12 A_0 \sim A_{12}A0​∼A12​D 0 ∼ D 7 D_0 \sim D_7D0​∼D7​SRAMC S ‾ \overline{CS}CSO E ‾ , W E ‾ \overline{OE},\overline{WE}OE,WE21141K×4bA 0 ∼ A 9 A_0 \sim A_9A0​∼A9​D 0 ∼ D 3 D_0 \sim D_3D0​∼D3​SRAMC S ‾ \overline{CS}CSW E ‾ \overline{WE}WE27648K×8bA 0 ∼ A 12 A_0 \sim A_{12}A0​∼A12​D 0 ∼ D 7 D_0 \sim D_7D0​∼D7​EPROMC E ‾ \overline{CE}CEO E ‾ \overline{OE}OEW R ‾ \overline{WR}WR-W E ‾ \overline{WE}WER D ‾ \overline{RD}RD-O E ‾ \overline{OE}OE存储器扩展技术1.位扩展字长扩展核心目标改变存储字长如4b→8b不改变存储字数连接规则地址线所有芯片的地址线A 0 A_0A0​~A n A_nAn​同名相连数据线各芯片的数据线分段连接控制线所有芯片的读写信号W E ‾ \overline{WE}WE/O E ‾ \overline{OE}OE、片选信号C S ‾ \overline{CS}CS同名相连2.字节扩展字数扩展核心目标改变存储字数如8K→32K不改变存储字长连接规则地址线低位地址线A 0 A_0A0​~A n A_nAn​同名相连片内寻址高位地址线用于片选译码选择不同芯片数据线所有芯片的数据线D 0 D_0D0​~D m D_mDm​同名相连字长一致控制线读写信号W E ‾ \overline{WE}WE/O E ‾ \overline{OE}OE同名相连片选信号由高位地址线译码产生分别控制不同芯片片选译码方式将高位地址线转换为片选信号实现多芯片的选择控制分为全地址译码和部分地址译码1. 全地址译码定义所有高位地址线全部参与片选译码特点每个存储单元对应唯一的物理地址无地址重叠地址空间利用率高适用场景对地址空间利用率要求高的系统2. 部分地址译码定义仅部分高位地址线参与片选译码剩余高位地址线不参与特点每个存储单元对应多个物理地址地址重叠地址空间利用率低但译码电路简单适用场景对地址空间要求不高、追求电路简化的系统3. 常用译码电路74138译码器输入信号为A AA、B BB、C CC使能信号G ‾ \overline{G}G需满足使能条件才能正常译码离散门电路由或门、非门、与非门等组合实现译码逻辑适用于简单的片选需求8086系统存储器8086数据总线为16位 - 将存储空间分为两个独立的8位存储体偶片由偶地址最低位A 0 0 A_00A0​0的存储单元组成对应数据总线低8位D 0 D_0D0​~D 7 D_7D7​奇片由奇地址最低位A 0 1 A_01A0​1的存储单元组成对应数据总线高8位D 8 D_8D8​~D 15 D_{15}D15​片选控制信号:A 0 A_0A0​控制偶片选通A 0 0 A_00A0​0时选中偶片B H E ‾ \overline{BHE}BHE控制奇片选通B H E ‾ 0 \overline{BHE}0BHE0时选中奇片读写控制逻辑16位数据读写时A 0 0 A_00A0​0且B H E ‾ 0 \overline{BHE}0BHE0奇偶片同时选通8位偶地址读写时仅A 0 0 A_00A0​08位奇地址读写时仅B H E ‾ 0 \overline{BHE}0BHE0存储器自检向存储单元写入特定数据再读出校验(循环遍历所有存储单元)写入55 H \mathbf{55H}55H01010101B与55 H 55H55H比较CMP判断是否一致写入0 A A H \mathbf{0AAH}0AAH10101010B与0 A A H 0AAH0AAH比较CMP判断是否一致若两次比较均一致说明存储单元正常否则存在故障