企业官网建设流程全解析

网站开发二维码生成,做一个网上商城需要多少钱,seo教程:外链优化方法和原理介绍,电销外包公司有哪些CortexM3的MCU最小系统#xff0c;只有数字逻辑#xff0c;可以仿真并在FPGA运行 [1]具体结构#xff1a; CortexM3模型代码 AHBAPB总线结构 128K*2 SRAM#xff08;实现了包含bootloader#xff09; [2]这个工程环境的优势#xff1a; 代码完整#xff0c;包含RTL仿真、…CortexM3的MCU最小系统只有数字逻辑可以仿真并在FPGA运行 [1]具体结构 CortexM3模型代码 AHBAPB总线结构 128K*2 SRAM实现了包含bootloader [2]这个工程环境的优势 代码完整包含RTL仿真、FPGA编译、firmware编译的各种脚本可以一键式操作 fpga上可以通过swd下载firmware或者读写指定地址。 swd的仿真模型仿真时可以进行swd仿真读写指定地址或寄存器非常方便。 可以运行用户firmware包括支持armgcc或者keil工程两种方式。 可以加挂用户自己的ip进行仿真调试。 除了M3、总线和fpga ip核外整个工程都是。 工程编译后可以在altera或者xilinx的fpga上运行并使用jlink盒子的swd模式读写指定地址。 适合有linux eda环境基础的mcu初学者是很好的mcu硬件架构学习资料这个基于Cortex-M3的MCU最小系统简直就是数字逻辑玩家的游乐场。整个架构用Verilog实现既有工业级总线的规范感又保持着开源项目的灵活度。咱们直接上硬菜——先看总线架构的关键代码// AHB总线接口定义 module ahb_lite_bus ( input HCLK, input HRESETn, input [31:0] HADDR, input [1:0] HTRANS, input HWRITE, input [2:0] HSIZE, input [31:0] HWDATA, output [31:0] HRDATA, output HREADY ); // 总线矩阵实现略... endmodule这段代码藏着两个小心机HSIZE参数支持8/16/32位混合访问HREADY信号实现等待状态插入。总线矩阵用参数化设计想加挂新设备改个配置表就行比搭积木还简单。存储系统更是个狠角色双端口SRAM的设计让bootloader和用户程序各玩各的sram_128kx32 boot_ram ( .clk_a (hclk), .addr_a(boot_addr), .dout_a(boot_data), .clk_b (debug_clk), .we_b (debug_wr), .addr_b(debug_addr), .din_b (debug_wdata), .dout_b(debug_rdata) );左边接M3内核右边留给调试接口两边时钟域完全独立。这个设计让在线更新固件时系统还能继续跑有点热插拔那味儿了。工程环境才是真香现场。Makefile脚本三杀操作all: sim fpga flash sim: ./run_sim.sh --test swd_rw fpga: vivado -mode batch -source build.tcl flash: openocd -f jlink.cfg -c program user_fw.bin 0x08000000SWD仿真模型更是个宝藏用Python都能调戏硬件from swd_model import DebugPort dp DebugPort() dp.write_mem(0x20000000, b\x01\x02\x03\x04) data dp.read_mem(0x20000000, 4) print(f读回数据{bytes.hex(data)})想加自定义外设在APB总线上挂个模块就能出道apb_regbank #( .ADDR_MAP( 32h40000000 ), .REG_NUM ( 8 ) ) my_ip ( .PCLK (pclk), .PRESETn (presetn), .PADDR (paddr), .PWDATA (pwdata), .PRDATA (prdata), .PENABLE (penable) );FPGA实测环节用J-Link Commander搞事情J-LinkSWD J-Linkmem 0x20000000,4 20000000 01 02 03 04整个项目就像乐高技术套装——既有规范的总线接口又留足了魔改空间。建议从blinky例程开始先让LED闪起来再慢慢调戏存储映射最后开发自己的外设。玩转这套系统MCU底层那点事儿基本就门儿清了。