企业官网建设流程全解析

个人网站模板html下载,宿州网站公司,新手学做网站 电子书,移除wordpress版本1. 什么是“采样抖动”#xff08;Sampling Jitter#xff09;#xff1f; ADC采样时#xff0c;需要在精确的时刻把模拟电压转换成数字值。这个“精确时刻”由时钟信号控制。但实际时钟不可能完美#xff1a;它会有微小的随机时间偏移#xff0c;叫时钟抖动#xff08…1. 什么是“采样抖动”Sampling JitterADC采样时需要在精确的时刻把模拟电压转换成数字值。这个“精确时刻”由时钟信号控制。但实际时钟不可能完美它会有微小的随机时间偏移叫时钟抖动clock jitter。2. 抖动为什么会产生电压误差想象一个正弦波信号这相当于把时间误差“放大”成了电压误差放大倍数就是信号的斜率而斜率正比于频率f和振幅A。所以频率越高抖动对SNR的影响越大。下面是几张图示意抖动如何引起电压误差3. 抖动限制下的最大SNR理论上限ADC的SNR信噪比定义为有用信号功率 / 噪声功率。理想情况下噪声主要是量化噪声SNR ≈ 6.02n 1.76 dBn是位数。但如果抖动噪声很大它会成为主导噪声。关键结论SNR_max 与频率f成反比f每增加10倍SNR下降约20 dB。与抖动t_j成反比抖动越小越好。4. 实际例子用1 ps RMS抖动A1 V输入频率抖动引起的RMS误差 Ve抖动限制下的SNR_max10 MHz≈ 0.063 mV84 dB50 MHz≈ 0.314 mV70 dB100 MHz≈ 0.628 mV64 dB200 MHz≈ 1.26 mV58 dB500 MHz≈ 3.14 mV50 dB可以看到100 MHz 以上1 ps 抖动已经让SNR降到64 dB左右比很多12位ADC的量化噪声限值还低。下面是典型SNR vs 频率的曲线图不同抖动水平e2e.ti.com5. 总结为什么这段内容重要对于低频信号ADC的SNR主要由**位数量化噪声**决定。对于高频信号几十MHz以上时钟抖动往往成为瓶颈。设计高速ADC系统时必须选择低抖动时钟1 ps甚至0.1 ps级别并优化PCB布局、电源去耦等来减小抖动。书上的图25.19RMS抖动与RMS噪声的关系其实就是在说明抖动等效于一个“电压噪声”其大小随频率线性增长。